Joined July 2015
- Tweets 357
- Following 2
- Followers 435
- Likes 28
21 Photos and videos
Jun 9
Verylの開発では継続的ベンチマークに Codspeed @codspeedhq を使っています。今回、OSSへの支援プログラムとして、ベンチマーク測定用runnerの使用クレジットをご提供いただきました。スポンサーページも新設したので興味のある方はご覧ください。
veryl-lang.org/sponsors/
4
5
388
Jun 1
Veryl v0.20.1をリリースしました。
今回は以下の通りツール面の強化が中心です。
* ネイティブシミュレータのCコンパイラバックエンド
* Wadler/Lindigベースの新フォーマッタ
* 組み合わせループのコンパイル時検出
詳細は以下のリリースブログを参照してください。
veryl-lang.org/blog/announci…
5
10
512
dalance retweeted
May 26
VerylシミュレータとVerilatorのパフォーマンス比較記事を書きました。Cranelift GCCのハイブリッドバックエンドで初回応答性と長時間・大規模Simの速度を両立できており、今回の測定では全てのケースでVerilatorより速くなっています。
veryl-lang.org/blog/veryl-si…
1
11
18
1,231
May 1
Veryl v0.20.0をリリースしました。
今回はオープンPDKデータを内蔵した論理合成を含む大きな更新で、breaking changeも含みます。
それ以外の主要な機能追加は以下の通りです。
* 型推論
* SystemVerilog → Veryl 変換器
詳細は以下のリリースブログを参照してください。
veryl-lang.org/blog/announci…
1
5
21
2,494
Apr 30
GitHub上のVerylコードが1.4kに達したので、少し早いですがGitHubのシンタックスハイライト追加のPRを出しました。最終的には2kを超えたところでマージされる見込みなので、引き続きご協力お願いします。
github.com/github-linguist/l…
6
21
1,685
Apr 21
Verylに論理合成を実装しました。これはASICやFPGAへの実装ではなく面積やクリティカルパスの簡易見積もりが目的です。
初期評価ではyosysと比べて面積・タイミング共に1-2倍悪化ですが実行は3-1000倍高速です。
例えば600k gateのRISC-Vコアを10秒程度で合成してレポートを出すことができます。
22
98
6,474
Apr 16
Verylに型推論を導入しました。演算結果からの推論は分かりにくくなるので意図的に避けており、省略できるパターンは限られますが、ジェネリック関数の型引数が推論できるので使い勝手が良くなると思います。
github.com/veryl-lang/veryl/…
7
24
1,718
Apr 9
Verylシミュレータ上でのLinuxブートに成功しました。シミュレータの安定度もだいぶ上がってきた感じです。
Apr 1
こちら本日ついにLinuxの最初のブートメッセージが出始めました。（このあとカーネルパニック…）ここまででVerylシミュレータのバグをたくさん発見できて大変役立っています。
16
55
4,595
Apr 1
こちら本日ついにLinuxの最初のブートメッセージが出始めました。（このあとカーネルパニック…）ここまででVerylシミュレータのバグをたくさん発見できて大変役立っています。
Mar 18
VerylのドッグフーディングのためにRISC-Vコアのプロジェクトを始めました。コードの品質は問わない（むしろ変なコードも書いてほしい）ので実装はClaudeにお任せで、コード生成してVerylシミュレータによる検証、問題があればVeryl側の修正まで完全自動で回しています。
github.com/dalance/heliodor
8
33
6,498
Apr 1
Veryl v0.19.1をリリースしました。
今回はネイティブシミュレータを用いたテストのサポートや以下の機能を含む大きな更新となっています。
* クロックドメイン推定
* 整数型の導入
* WaveDromによるdocテスト
詳細は以下のリリースブログを参照してください。
veryl-lang.org/blog/announci…
4
13
1,109
Mar 21
VerylのGitHubスターが900になりました。ついでにGitHub上のVerylファイル数も1kを超えました。これが2kを超えるとシンタックスハイライトができるようになります。引き続きご協力よろしくお願いします。
1
14
57
8,208
Mar 21
結構拡散していただいているようなので、ご興味ある方はこのあたりからどうぞ。
github.com/veryl-lang/veryl
doc.veryl-lang.org/book/ja/
1
681
Mar 18
VerylのドッグフーディングのためにRISC-Vコアのプロジェクトを始めました。コードの品質は問わない（むしろ変なコードも書いてほしい）ので実装はClaudeにお任せで、コード生成してVerylシミュレータによる検証、問題があればVeryl側の修正まで完全自動で回しています。
github.com/dalance/heliodor
2
11
3,503
Mar 15
この土日でClaudeにVerylシミュレータの最適化をしてもらったところ、Verilator比で1.5～10倍となりRISC-Vコアの1~1024コア同時実行でも良くスケールするようになりました。シミュレーションエンジンの実装はこのあたりにして次はVerylでのテストベンチ記述の検討に取り組みます。
5
22
2,168
Mar 14
今ClaudeにやってもらっているのはVerylシミュレータとVerilatorのパフォーマンス比較をして改善する作業ですが、perfとアセンブリをトランポリンしながらどんどん改善していくのですごいです…。ライセンスを貰わなかったらこんな世界が来ていることに気づけなかったので、とても感謝してます。
Anthropic 社から OSS メンテナ優遇として Claude Max 20x を貰った OSS 開発者の方々が、現在色んなチャレンジをして AI コーディングの可能性を我々に見せてくれていますが、僕は現在 IME を作っています。
具体的には1行も Rust のコードを書かずに Rust で IME を作っています。 そしてある程度使える物(今こうやって入力しているのがその IME)を作れた現段階の感覚で言うと
「Rust は一切理解してなくても動く物は作れる」
です。しかしながら
* IME とはどういう物か
* どういう仕組みで動くのか
* バグをどういうワード(IME 的にはプリエディットとかコミットとかそういう)で AI に伝えたらいいのか
こういった知識レベルのスキルが無いと作れないです。
9
802
Mar 4
Verylシミュレータの実装が進んできたので 8bit x 8bit の wallece tree も試してみましたが、こちらもVerilatorの2倍程度高速なようです。
5
13
2,254
Mar 4
I released Veryl 0.19.0.
This version includes following changes:
* Report error for calling function which has references to variables defined after the call
* Support inferable enum width
* Add interface definition of AXI stream as std library
veryl-lang.org/blog/annoucin…
3
6
709
Mar 3
Anthropic様より Claude for Open Source Program ということで6か月分の Claude Max 20x ライセンスを頂きました。Verylの開発などで試していきたいと思います。
5
52
2,979